◎ 公開特許公報(A) 平2-22926

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月25日

H 03 M 1/00 H 04 B 14/04 6832-5 J Z 8732-5 K

8732-5K 8226-5K H D

H 04 L 27/00

Z *

審査請求 未請求 請求項の数 3 (全9頁)

会発明の名称 半導体集積回路装置

②特 願 昭63-172996

郎

②出 願 昭63(1988)7月12日

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

東京都小平市上水本町1448番地

⑫発明者 萩原 史

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

勿出 顯 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

日立超エル・エス・ア イエンジニアリング株

式会社

個代 理 人 弁理士 徳若 光政

最終頁に続く

題 人

る出

明 籍 睿

1.発明の名称

半導体集積回路装置

- 2. 特許請求の範囲
 - 1. 同一の半導体基板上に形成されるアナログ回路及びディジタル回路を具備し、上記アナログ 回路において所定の動作が行われるとき上記ディジタル回路の動作が一時的に停止されること を特徴とする半導体集積回路装置。
 - 2. 上記半導体集積回路装置は、1チップ型のモデム装置であって、上記アナログ回路及びディジタル回路は、それぞれ上記モデム装置に含まれるA/D変換回路及びディジタル信号処理回路であることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置。
 - 3. 上記A/D変換国路は、所定のサンプリング クロック信号に従って入力アナログ信号のレベ ルをサンプリングし、上記ディジタル信号処理 回路は、複数相のクロック信号に従って同期動 作するものであって、上記ディジタル信号処理

国路は、上記A/D変換図路において上記チンプリング動作が行われるとき、上記クロック信号が一時的に形成されないことによって、その動作が一時的に停止されるものであることを特徴とする特許請求の範囲第1項又は第2項記載の半導体集積回路装置。

3. 発明の辞編な説用

(産業上の利用分野)

この発明は、半導体集積回路装置に関するもので、例えば、1チップ型のモデム (MODEM: 変復調) 装置等に利用して特に有効な技術に関するものである。

〔従来の技術〕

A/D変換国路等のアナログ回路と、ディジタル信号処理回路等のディジタル回路とを混載する 1チップ型モデム装置がある。これらのモデム装置において、A/D変換回路は、例えばスイッチトキャパシタを用いたサンブルホールド回路を有し、所定のサンプリングクロック信号に従って入力アナログ信号のレベルをサンプリングする。ま た、ディジタル信号処理回路は、例えばマイクロ プログラム方式の処理回路を有し、複数相のクロック信号に従って同期動作する。

1チップ型モデム装置については、例えば、日 経マグロウヒル社発行、1986年8月25日付 「日経エレクトロニクス」第227頁~第237 頁等に記載されている。

(発男が解決しようとする舞題)

第4図及び第5図には、本書発明者等がこの発明に生なって開発した1チップ型モデム装置のプロック図及び信号波形図が示されている。第4図において、モデム装置は、A/D変換目路ADCとディジタル信号処理国路DSPを含む。A/Dズロックドループ)国路DPL1から供給されるテンプリングクロック信号を介して伝達されるテンプサログフィルタAP1を介して伝達されるよのアナログののとでルをテンプリングのカーのとでいる。ディジタル信号処理国路DSPは、クロック信号を開路CG3から供給される4相のクロック信

号 ∮ 1 ~ ∮ 4 に従って同期動作し、送受信される アナログ信号に対する所定の信号処理を施す。クロック信号 ∮ 1 ~ ∮ 4 は、第 5 図に示されるよう に、外部から供給される基本クロック信号 ∮ ○ を 分周することによって形成される。

ところが、上記のようなとが明らかとなった。すなおち、上記のような明題点があることが明らかとなった。すなわち、上記を選ににおいて、A/D変換成とすいて、A/D変換成とする。上記、スイッチを育し、クタを基本様成とするように、サンプルカールの信号を第5回に示っ立ちで、サンプリングクロック信号を12クールでは、第1分を育りというのでは、第1分を育りというのでは、第1分を育りというのでは、第1分を育りというのでは、第1分を育りというのでは、第1分を育りというのでは、共通の電源供給線を介して国際は、共通の電源機能を介して国際は、共通の電源供給線を介しては、共通の電源機能を介しては、共通の電源機能を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を1200元を12

電位の供給を受ける。したがって、上記クロック 信号 # 1 ~ # 4 に従って比較的多数の回路素子からなるディジタル信号処理回路 D S P の論理部及び記憶部が同期動作されるのにともなって、第 5 図に示されるようなノイズ信号 V ェが発生し、第 5 板容量や電源供給線等を介して、A / D 変換回路 A D C の サンプルホールド回路等に伝達される。 このため、A / D 変換回路 A D C の S / N 比が低 下し、モデム装置として充分な伝送特性を得ることができなくなる。

一方、これに対処するため、第5 図のサンプリング点 3 1 に示されるように、上記ノイズ信号 V n が形成されないすき間を見計らって、A / D 変換回路 A D C のサンプリング動作を行う方法が考えられる。しかしながら、加入者回線のデータ伝送レートが高くされ、ディジタル信号処理回路 D S P のクロック間波数が高くされるにしたがって、サンプリングを行うすき間を見つけ出すことが困難となるものである。

この発明の目的は、ディジタル国路と同一の半

導体基板上に形成されるアナログ国路のS/N比を向上させることにある。この発明の他の目的は、A/D変換国路等のアナログ国路とディジタル信号処理国路等のディジタル国路を混載するモデム 強置等の伝送特性を高めることにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細客の記述及び添付図面から明ら かになるであろう。

(課題を解決するための手段)

本間において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。 すなわち、A/D変換回路等のアナログ回路とディジタル信号処理回路等のディジタル回路を混載 するモデム装置等において、例えばA/D変換回路により入力アナログ信号のサンプリング動作が 行われる間、ディジタル信号処理回路に供給されるクロック信号を一時的に形成せず、その動作を 一時的に停止させるものである。

(作用)

上記した手政によれば、A/D変換回路等のサ

ンプリング時において、ディジタル信号処理図路により発生するノイズを一時的に抑制できる。これにより、A/D変換回路等のS/N比を改善し、結果的にアナログ回路及びディジタル回路を混載する1チップ型モデム装置等の伝送特性を高めることができる。

(実施例)

第1図には、この発明が適用された1チップ型 モデム装置の一実施例のブロック図が示されてい る。また、第2図には、第1図のモデム装置の一 実施例の信号波形図が示されている。これらの図 に従って、この実施例のモデム装置の構成と動作 の概要ならびにその特徴について規明する。なお、 第1図の各ブロックを構成する回路業子は、公知 の半導体集積団路の製造技術によって、特に制限 されないが、単結晶シリコンのような1個の半導 体基板上において形成される。

この実施例のモデム装置は、特に制限されない が、例えば統合ディジタル通信網の加入者回路に 合まれる。モデム装置には、図示されない加入者

ログ回路及びディジタル回路は、共通の半導体基 板上に形成され、共通の電源供給線を介して回路 の電源電圧及び接地電位の供給を受ける。上記A / D変換回路ADCは、後述するように、スイッ チトキャパシタを基本構成とするサンプルホール ド回路を含み、ディジタルPLL回路DPL1か ら供給されるサンプリングクロック信号 ≠ a に従 って入力アナログ信号Aiュのレベルをサンプリ ングする。また、上記ディジタル借号処理国路 D SPは、比較的多数の論理回路からなる論理部及 び記憶部を含み、クロック発生国路CG2から供 始される4相のクロック信号(1~)4に従って、 同期動作される。この実施例において、ディジタ ルPLL同路DPL1は、上記サンプリングクロ ック信号≠sをA/D変換回路ADCに供給する のにあわせて、サンプリングクロック信号≠∞を 包含するような形で形成されるタイミング信号! apをクロック発生回路CG2に供給する。クロ ック発生回路CG2は、上記タイミング信号≠# pがハイレベルとされるとき、クロック信号●Ⅰ

さらに、この実施例のモデム装置は、特に制限されないが、アナログフィルタAP1、AF2やA/D変換回路ADC及びD/A変換回路DAC 等のアナログ回路と、ディジタルは号処理回路D SP及びディジタルPLL回路DPL1、DPL 2等のディジタル回路を混載する。これらのアナ

~ 4 4 を一時的に形成しない。このため、ディジタル信号処理国路 D S P の動作は一時的に停止され、ディジタル信号処理国路 D S P の動作にともなって発生するノイズ信号が一時的に抑制される。これにより、 A / D 変換回路 A D C の S / N 比が改善され、結果的にモデム装置としての伝送特性が高められる。

第1 図において、図示されない加入者目線を介して供給されるアナログ信号Ainは、特に制限されないが、アナログフィルタAF1の入力場子に供給される。ここで、入力アナログ信号Ainは、特に制限されないが、2400 Hェ(ヘルツ)のキャリア(選送信号)が振幅位相変調されることによって形成され、実質的に9600ビットノ砂のデータ伝送レートを持つ。

アナログフィルタAF1は、特に制限されないが、演算増幅器を基本構成とするロウバスフィルタであり、上記アナログ入力信号Ainの周波数帯域をその遮断周波数内に制限する。アナログフィルタAF1の出力信号は、A/D変換回路AD

Cの入力崎子に伝達される。

A/D変換回路ADCは、特に制限されないが、オーパーサンプリング型のアナログ/ディジタル変換回路とされ、スイッチトキャパシタを基本構成とするサンプルホールド回路の出力信号を受けるA/D変換部とを含む。A/D変換回路ADCには、ディジタルPLL回路DPL1から、サンプリングクロック信号 チョが供給される。ここで、サンプリングクロック信号 チョの中心周波数は、例えば1.228 8 MH = (メガヘルツ)とされる。

A/D変換目路ADCは、上記アナログフィルタAF1によって帯域制限されたアナログ入力信号Ainを、第2図に示されるように、上記テンプリングクロック信号 e m の立ち下がりエッジすなわちテンプリング点 a においてテンプリングし、低精度のディジタル信号を形成する。A/D変換目路ADCの出力値号は、ディジタルフィルタD。F1の入力値子に供給される。

ディジタルフィルタDP1には、ディジタルP

Lし国路DPLlから、上記サンプリングクロック信号∮®が供給される。

ディジタルフィルタDF1は、特に制限されないが、積分回路を基本構成とする速度変換フィルタであって、上配A/D変換回路ADCから供給される低槽度のディジタル信号を積分し、所定のサンプリング周期に従った多ピット・高槽度のディジタル信号を形成する。ディジタルフィルタDF1の出力信号は、ディジタル信号処理四路DSPに供給される。

ディジタルPLL回路DPL1には、特に制限されないが、クロック発生回路CG1からクロック信号 もりまが供給され、後述するタイマー回路TIMからクロック信号 もりが供給される。ここで、クロック信号 もりまは、接述する基本クロック信号 ものをもとに形成され、その周波数は、特に制限されないが、7.3728MHェとされる。また、クロック信号 かは、ディジタル信号処理で回路DSPによって復元・抽出された受信データの位相検出信号であって、その中心周波数は、9

600H2とされる。

ディジタル信号処理回路 DSPには、特に制限されないが、クロック発生回路 CG2から4相のクロック信号 01~04が供給される。これらのクロック信号は、第2回に示されるように、基本クロック信号 00を分間することによって形成される。ここで、基本クロック信号 00 同波数は、

特に制限されないが、29.4912MHxとされ、 クロック信号 ≠ 1~ ≠ 4の間波数は、基本クロッ ク信号 ≠ ○の四分の一すなわち7.3728MHx とされる。

この実施例において、クロック発生回路 C G 2 は、第2 図に示されるように、ディジタル P L L 国路 D P L 1 から供給される上記タイミング信号 *** P がハイレベルとされるとき、上記クロック信号 *** 1 ~ *** 4 を一時的に形成しない。

ディジタル信号処理国路DSPは、特に制限されないが、ストアドプログラム方式の処理国路とされ、多数の論理国路からなる算術論理演算ユニット及び各種レジスタ等の論理部とランダムアクセスメモリ等の配位部とを含む。これらの論理部ともの配位部とを含む。これらの論理部とのの論理では、上記クロック発生国路DSPは、特別動作される。ディジタル信号処理回路DSPは、モデム装置を構成する各プロックの動作を統轄するとともに、上記ディジタルフィルタDP1から供給されるディジタルの信号処理を集

すことで、もとの受信データを復元・抽出する。 ディジタル信号処理回路DSPは、送受信データ に所定のディジタル信号処理を施すことで、ディ ジタルフィルタとしての機能を果たす場合もある。 ディジタル信号処理回路DSPによって復元・抽 出された受信データは、特に制限されないが、デ ータパスDAO~DAPを介して、外部のホスト コンピュータ等に伝達される。

ディジタル信号処理装置DSPは、さらに、上記ホストコンピュータ等から上記データバスDA ①~DApを介して供給される送信データに所定 の信号処理を施すことで、所定のサンプリングク ロックに従いかつ加入者回線の変調方式に見合っ た所定ピット数のディジタル信号を形成する。こ れらのディジタル信号は、ディジタルフィルタD P2の入力嫡子に供給される。

ディジタルフィルタDF2、D/A変換国路DAC及びアナロダフィルタムB2ならびにディンタルPLL回路DPL2は、ディジタル信号処理回路DSPにより形成された上記ディジタル信号

同期動作される論理部及び記憶部を含む。これら の論理図路が上記クロック信号●1~●4に従っ て動作するとき、A/D変換図路ADCのサンプ ルホールド回路には、第2回に示されるような人 イズ信号Vnが、基板容量あるいは電源供給線を 介して伝達される。このため、この実施例のモデ ム装置では、前述のように、ディジタルPLL図 路DPL1からクロック発生回路CG2に対して、 サンプリングクロック信号 🛭 を包含する形で形 成されるタイミング信号≠apが供給される。モ して、このタイミング信号チョッがハイレベルと される間、クロック信号≠1~≠4が一時的に形 成されず、ディジタル信号処理回路DSPの動作 が一時的に停止される。つまり、A/D変換国路 ADCにおいて入力アナログ信号Ainのサンプ リング動作が行われる間、ディジタル信号処理図 路DSPの論理部及び記憶部が同期動作されるこ とによる上記ノイズ信号Vnは形成されない。こ れにより、A/D変換回路ADCのS/N比が改 善され、結果的にモデム装置としての伝送特性が

に対して、上記ディジタルフィルタDF1、A/ D変換回路ADC及びアナログフィルタAF1な らびにディジタルPLL回路DPL1とそれぞれ 逆対応の処理を施す。その結果、所定の周波数帯 域を有しかつ振幅位相変調されたアナログ出力信 号Aoutを形成し、図示されない加入者回線に 送出する。

タイマー国路TIMは、ディジタル信号処理回路DSPにより復元・抽出された受信データの位相を検出して、上記クロック信号 ø p を形成する。このクロック信号 ø p は、上記ディジタルPLL回路DPL1及びDPL2に供給される。

ステータス情報制御論理回路STLは、特に制限されないが、ディジタル信号処理回路DSPにより制御され、モデム装置の各ブロックのステータス情報を、データバスDB0~DBQを介して、ホストコンピュータ等に入出力する。

第述のように、この実施例のモデム装置において、ディジタル信号処理回路DSPは、多数の論理回路からなりクロック信号≠1~≠4に従って

高められる。

以上のように、この客施例のモデム装置は、井 通の半導体基板上に形成されるA/D変換回路A DC等のアナログ国路と、ディジタル信号処理図 路DSP等のディジタル回路を混載する。A/D 変換回路ADCは、スイッチトキャパシタを基本 構成とするサンプルホールド回路を含み、サンプ リングクロック信号≠≤に従って入力アナログ信 号A1nのレベルをサンプリングする。また、デ ィジタル信号処理国路DSPは、それぞれ多数の 論理回路からなる論理部及び記憶部を含み、4相 のクロック信号≠1~≠4に従って同期動作され る。これらのクロック信号!1~04は、クロッ ク発生団路 C G 2 によって形成される。この実施 例において、クロック発生回路CG2には、上記 サンプリングクロック信号チョを包含する形で形 成されるタイミング信号チョッが供給され、この タイミング信号チェアがハイレベルとされる間、 上記クロック信号◆1~◆4が一時的に形成され ない。このため、A/D変換回路ADCにおいて サンプリング動作が行われる間、ディジタル信号 処理回路DSPの動作は一時的に停止され、ディ ジタル信号処理回路DSPの比較的多数の論理回 路が同期動作されることによるノイズ信号は抑制 される。これにより、A/D変換回路ADCのS /N比が改善され、結果的にモデム装置としての 伝送特性が高められるものである。

以上の本実施例に示されるように、この発明を 1 チップ型のモデム装置等の半導体集積回路装置 に適用することで、次のような作用効果を得るこ とができる。すなわち、

(1) A / D 変換回路等のアナログ回路とディジタル 信号処理回路等のディジタル回路を混載する1チャプ型のモデム装置等において、例えば A / D 変 換回路により入力アナログ信号のサンプリング動 作が行われる間、ディジタル信号処理回路に供給 されるクロック信号を一時的に形成せず、その動 作を一時的に停止させることで、同一の半導体基 板上に形成されかつ多数の論理回路を含むディジタル信号処理回路が同期動作されることにより発 生するノイズ信号を、一時的に抑制できるという 効果が組られる。

四上記(1)項により、A/D変換回路等のS/N比を改善できるという効果が得られる。

(3)上記(1)項及び四項により、絶縁層形成やエピタキシャル基版等の低濃度基板による特殊技術に依存することなく、アナログ回路とディジタル回路を混載する1チップ型モデム装置等の伝送特性を高められるという効果が得られる。

(4)上記(1)項~(3)項により、比較的同一の半導体基板上に形成しにくいアナログ回路とディジタル回路を積極的に混載し、モデム装置等の1チップ化を推進できるため、その低コスト化を図ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、この発明は上記実施 例に限定されるものではなく、その要旨を逸励し ない範囲で権害変更可能であることはいうまでが ない。例えば、この実施例では、ディジタルPL し図路 D P L 1 から供給されるタイミング信号◆

apによってクロック信号≠1~≠4を一時的に 形成しない方法を採っているが、タイミング信号 ●spがハイレベルとされるときクロック発生目 路CG2に供給される基本クロック信号●の自体 を一時的に遮断することで、同様な効果を得るこ ともできる。また、例えばコーデック(CODB C) 等のように、サンプリングクロック信号 # # をクロック信号 # 1 ~ # 4 等に同期して形成でき る場合、第3図に示されるように、サンプリング クロック信号チョを、例えばクロック信号チョか ら▶1までの間で定常的に形成できるようにして もよい。A/D変換回路ADC等のアナログ回路 においてアナログ信号のサンプリング動作等が行 われる間、ディジタル債母処理回路DSP等のデ ィジタル回路の動作を一時的に停止する具体的な 方法は、種々考えられる。第1回において、モデ ム装置の各ブロックとディジタル信号処理国路D SPの娘能分担は、この実施例によって制限され ない。また、ディジタル信号処理国路DSPに供 給されるクロック信号の相数や、各クロック信号

の間波数は、任意の値を採りうる。モデム装置は、例えば D / A 変換国路 D A C においてレベル設定に関係する動作が行われるとき、ディジタル信号処理図路 D S P の動作を同様に一時的に停止するものであってもよい。さらに、第1 図に示されるモデム装置のブロック構成や第2 図に示される各クロック信号及びタイミング信号の時間関係は、程々の実施形態を採りうる。

以上の説明では主として本発明者によってなさ 、れた発明をその背景となった利用分野である 1 チップ型モデム装置に適用した場合について説明したが、それに限定されるものではなく、例えば、コーデックや各種のアナログ/ディジタル混構型集積回路にも適用できる。本発明は、少なくとも共通の半導体基板上に形成されるアナログ回路及びディジタル回路を具備する半導体集積回路装置に広く適用できる。

(発明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下

4. 図面の簡単な説明

第1図は、この発明が適用されたモデム装置の 一実施例を示すブロック図、


第3回は、第1回のモデム装置のもう一つの実 施例を示す信号波形図、 第4回は、この発明に先立って本願発明者等が 関発したモデム装置の一例を示すブロック図、

第5 図は、第4 図のモデム装置の一例を示す信 号波形図である。


AF1、AF2・・・アナログフィルタ、ADC・・・A/D変換回路、DAC・・・D/A変換回路、DP1、DF2・・・ディジタルフィルタ、DSP・・・ディジタル信号処理回路、CG1、CG2・・・クロック発生回路、DPL1、DPL2・・・ディジタルPLL回路、TIM・・・タイマー回路、STL・・・ステータス情報制御論理回路。

代理人弁理士 徳若 光政


第1図




第 2 2




第3図



第 4 図







第1頁の続き

5 Int. Cl. 5

識別記号 庁内整理番号

H 04 L 27/00

②発 明 者 伊 藤 恒 夫 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内